首页> 外国专利> Deep trench isolation of embedded DRAM for improved latch-up immunity

Deep trench isolation of embedded DRAM for improved latch-up immunity

机译:嵌入式DRAM的深沟槽隔离可提高抗闩锁性

摘要

A protective structure for blocking the propagation of defects generated in a semiconductor device is disclosed. In an exemplary embodiment, the structure includes a deep trench isolation formed between a memory storage region of the semiconductor device and a logic circuit region of the semiconductor device, the deep trench isolation being filled with an insulative material. The deep trench isolation thereby prevents the propagation of crystal defects generated in the logic circuit region from propagating into the memory storage region.
机译:公开了一种用于阻止在半导体器件中产生的缺陷的传播的保护结构。在示例性实施例中,该结构包括在半导体器件的存储器存储区域与半导体器件的逻辑电路区域之间形成的深沟槽隔离,该深沟槽隔离填充有绝缘材料。因此,深沟槽隔离防止了在逻辑电路区域中产生的晶体缺陷的传播传播到存储器存储区域中。

著录项

  • 公开/公告号US6885080B2

    专利类型

  • 公开/公告日2005-04-26

    原文格式PDF

  • 申请/专利权人 TZE-CHIANG CHEN;LIANG-KAI HAN;

    申请/专利号US20020082648

  • 发明设计人 LIANG-KAI HAN;TZE-CHIANG CHEN;

    申请日2002-02-22

  • 分类号H01L29/00;

  • 国家 US

  • 入库时间 2022-08-21 22:20:05

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号