首页> 外国专利> METHOD FOR CONTROLLING THE DELAY TIME IN SEMICONDUCTOR MEMORY DEVICE, ESPECIALLY CONTROLLING THE AMOUNT OF DELAY ARBITRARILY

METHOD FOR CONTROLLING THE DELAY TIME IN SEMICONDUCTOR MEMORY DEVICE, ESPECIALLY CONTROLLING THE AMOUNT OF DELAY ARBITRARILY

机译:控制半导体存储器中的延迟时间的方法,特别是任意地控制延迟量

摘要

PURPOSE: A method for controlling the delay time in a semiconductor memory device regardless of delay circuit is provided to control the delay time by controlling a falling point of a pulse signal for a test mode. CONSTITUTION: A method for controlling the delay time in a semiconductor memory device comprises the steps of: applying a test mode pulse signal(a); generating N test mode select signals (N is a numeral) which are synchronizing and responding to every falling edge of the test mode pulse signal according to the order(b); regenerating (N-1)th test mode select signal in order after generating Nth test mode select signal(c); repeating the (d) and (c) steps. Wherein, the input signal is delayed when the first to (N-1)th test mode select signals are enabled. And the delay time is controlled by controlling the pulse width of the Nth and (N-1)th test mode select signal through controlling the falling point of the test mode pulse signal.
机译:目的:提供一种用于控制半导体存储器件中的延迟时间而与延迟电路无关的方法,以通过控制用于测试模式的脉冲信号的下降点来控制延迟时间。构成:一种用于控制半导体存储器件中的延迟时间的方法,包括以下步骤:施加测试模式脉冲信号(a);产生N个测试模式选择信号(N为数字),该信号根据顺序(b)同步并响应于测试模式脉冲信号的每个下降沿;在产生第N测试模式选择信号(c)之后,按顺序再生第(N-1)测试模式选择信号;重复(d)和(c)步骤。其中,当第一至第(N-1)测试模式选择信号被使能时,输入信号被延迟。并且,通过控制测试模式脉冲信号的下降点,通过控制第N和第(N-1)测试模式选择信号的脉冲宽度来控制延迟时间。

著录项

  • 公开/公告号KR20050002510A

    专利类型

  • 公开/公告日2005-01-07

    原文格式PDF

  • 申请/专利权人 HYNIX SEMICONDUCTOR INC.;

    申请/专利号KR20030043890

  • 发明设计人 CHOI BYOUNG JIN;KIM JI HYUN;

    申请日2003-06-30

  • 分类号G11C8/00;

  • 国家 KR

  • 入库时间 2022-08-21 22:06:03

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号