机译:具有多个电路层的半导体电路的端子层设定方法,存储端子层设定程序的存储介质,存储配线端子延伸处理程序的存储介质以及用于端子层的设定的端子延伸部件
公开/公告号US2006220255A1
专利类型
公开/公告日2006-10-05
原文格式PDF
申请/专利权人 HISAYOSHI OBA;
申请/专利号US20050236532
发明设计人 HISAYOSHI OBA;
申请日2005-09-28
分类号H01L23/48;
国家 US
入库时间 2022-08-21 21:45:31