要解决的问题:为可重构电路提供算术映射方法,以减小电路规模,并缩短使用算术映射方法的处理时间和可重构电路。解决方案:该算术映射方法用于将期望的运算函数映射到可重构电路,该可重构电路配备有由能够选择性地执行多个算术逻辑运算功能的多个逻辑电路构成的算术部分以及用于保持连接的连接部分。多个逻辑电路之间的关系包括:用于确定输入到期望运算函数的输入的有效位数的有效位数确定步骤;以及用于基于逻辑运算数将期望运算函数映射到可重构电路的映射步骤。在有效位数确定步骤中确定的有效位。另外,该算术映射方法包括:代码判定步骤,用于判定期望操作函数的输入的代码;以及映射步骤,用于基于由代码判定步骤所判定的代码,将期望操作函数映射到可重构电路。
版权:(C)2007,日本特许厅&INPIT
公开/公告号JP2007241694A
专利类型
公开/公告日2007-09-20
原文格式PDF
申请/专利权人 SANYO ELECTRIC CO LTD;
申请/专利号JP20060063741
申请日2006-03-09
分类号G06F7;H03K19/173;
国家 JP
入库时间 2022-08-21 21:15:39