要解决的问题:提供低延迟和低错误性能测量功能。解决方案:在用于处理器性能测量的加权事件计数系统和方法中,加权性能计数器(WPC)根据从处理器中的功能单元提供的多个事件信号累积性能计数。根据每个事件与处理器性能之间的相关性,将不同的权重应用于事件信号。权重可以从可编程寄存器提供,以便可以在程序控制下调整权重。可以组合事件信号以减小事件信号集的位宽,其中互斥事件合并在组合结果的单个字段中,并且具有相同权重的事件根据小计合并。权重应用于组合结果,并用于更新性能计数。然后,电源管理软件或硬件可以使用性能计数来调整处理器的操作参数。
版权:(C)2008,日本特许厅&INPIT
公开/公告号JP2008140380A
专利类型
公开/公告日2008-06-19
原文格式PDF
申请/专利号JP20070281412
发明设计人 JUAN C RUBIO;MICHAEL STEPHEN FLOYD;SORAYA GHIASI;RAJAMANI KARTHICK;THOMAS W KELLER JR;FREEMAN LEIGH RAWSON III;
申请日2007-10-30
分类号G06F1/28;G06F1/32;G06F1/26;G06F1/14;
国家 JP
入库时间 2022-08-21 20:25:37