要解决的问题:对于噪声消除系统中使用的滤波器电路,在考虑到数字化优势的同时,抑制数字延迟引起的影响以允许适当的降噪。解决方案:提供了一种模拟路径,该路径用于噪声消除系统,并且与包括ADC 121,DSP / CPU(数字滤波器部分)122和DAC 123的数字部分并联连接,并进行处理在模拟滤波器124中输入噪声信号,然后按原样输出噪声信号或输出噪声信号。由数字部分产生的模拟降噪信号和来自模拟路径的模拟信号被组合以产生用于降噪的降噪信号。
版权:(C)2008,日本特许厅&INPIT
公开/公告号JP2008124792A
专利类型
公开/公告日2008-05-29
原文格式PDF
申请/专利权人 SONY CORP;
申请/专利号JP20060306430
申请日2006-11-13
分类号H04R1/10;G10K11/178;H04R3;H03H17/02;H03H17/04;
国家 JP
入库时间 2022-08-21 20:22:12