首页> 外国专利> Hierarchical virtual model of a cache hierarchy in a multiprocessor system

Hierarchical virtual model of a cache hierarchy in a multiprocessor system

机译:多处理器系统中缓存层次结构的层次虚拟模型

摘要

The cache coherency protocol described herein can be used to maintain a virtual model of a system, where the virtual model does not change as the system configuration changes. In general, the virtual model is based on the assumption that each node in the system can directly communicate with some number of other nodes in the system. In one embodiment, for each cache line, the address of the cache line is used to designate a node as the “home” node and all other nodes as “peer” nodes. The protocol specifies one set of messages for communication with the line's home node and another set of messages for communication with the line's peer nodes.
机译:本文所述的高速缓存一致性协议可以用于维护系统的虚拟模型,其中虚拟模型不会随着系统配置的改变而改变。通常,虚拟模型基于以下假设:系统中的每个节点都可以直接与系统中的其他一些节点进行通信。在一个实施例中,对于每一条高速缓存行,高速缓存行的地址用于将一个节点指定为“归属”节点,并将所有其他节点指定为“对等”节点。该协议指定了一组消息,用于与线路的主节点进行通信,并指定另一组消息,用于与线路的对等节点进行通信。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号