要解决的问题:提供一种低偏斜时钟分配电路,其中LSI中的引脚数减少了,芯片面积也减少了。
解决方案:低偏斜时钟分配电路(10)配有PLL电路(7)和LSI(11)。 PLL电路(7)连接至(n)个(n为正数)通用IC(8-1至8-n)。 LSI(11)向PLL电路(7)输出参考时钟(RCK)和反馈时钟(FCK2)。 PLL电路(7)将参考时钟(RCK)从LSI(11)分配到(n)通用IC(8-1至8-n),并从LSI(11)输出反馈时钟(FCK2)。 )到LSI(11)。从PLL电路(7)输出到(n)个通用IC(8-1至8-n)的参考时钟(RCK)用作(n)个通用IC(8-1至8-n)的时钟)。
版权:(C)2004,日本特许厅