退出
我的积分：
中文文献批量获取
外文文献批量获取
机译：在设计阶段确定整级电路的最佳时间的方法
公开/公告号RU2007146009A
专利类型
公开/公告日2009-06-20
原文格式PDF
申请/专利权人 ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ (RU);
申请/专利号RU20070146009
发明设计人 ГОРЛОВ МИТРОФАН ИВАНОВИЧ (RU);КОТОВА МАРИЯ СЕРГЕЕВНА (RU);ПЛЕБАНОВИЧ ВЛАДИМИР ИЛЬИЧ (RU);
申请日2007-12-10
分类号G01R31/26;
国家 RU
入库时间 2022-08-21 19:11:01
机译： 产生可能变化的固态电路布局的方法和装置（在设计中）在设计中结合模拟信号处理参数的设置，以及通过这种方法的应用而产生的集成和集成电路设计
机译： 用于产生具有与模拟信号处理参数的设置相关的设计中可变性的固态电路布局的方法和设备，以及通过这种方法生产的集成电路设计和集成电路
机译： 产生具有与模拟信号处理参数的设置相关的设计可变性的固态电路布局的方法和装置，以及通过应用这种方法产生的集成电路设计和集成电路
