首页> 外国专利> SEMICONDUCTOR DEVICE AND A LAYOUT METHOD THEREOF, CAPABLE OF FORMING BIT LINE PATTERNS USING DOUBLE PATTERNING TECHNOLOGY

SEMICONDUCTOR DEVICE AND A LAYOUT METHOD THEREOF, CAPABLE OF FORMING BIT LINE PATTERNS USING DOUBLE PATTERNING TECHNOLOGY

机译:半导体装置及其布局方法,能够使用双图案技术形成位线图案

摘要

PURPOSE: A semiconductor device and a layout method thereof are provided to connect page buffer patterns with bit line patterns with different pitches by including a connection pattern.;CONSTITUTION: A semiconductor device includes a main array(310), a first page buffer(330), and a second page buffer(340). A plurality of bit line patterns(BLP1,BLP2) are provided. A plurality of pad patterns(PADP1) are respectively connected to the plurality of bit line patterns. At least one contact is formed on the pad patterns. The pitch of the pad pattern is longer than the pitch of the bit line patterns.;COPYRIGHT KIPO 2010
机译:目的:提供一种半导体器件及其布局方法,以通过包括连接图案来连接具有不同间距的位线图案的页面缓冲器图案。;构成:一种半导体器件,包括主阵列(310),第一页面缓冲器(330) ),以及第二页缓冲器(340)。提供了多个位线图案(BLP1,BLP2)。多个焊盘图案(PADP1)分别连接到多个位线图案。在焊盘图案上形成至少一个接触。焊盘图案的间距比位线图案的间距长。; COPYRIGHT KIPO 2010

著录项

  • 公开/公告号KR20100055104A

    专利类型

  • 公开/公告日2010-05-26

    原文格式PDF

  • 申请/专利权人 SAMSUNG ELECTRONICS CO. LTD.;

    申请/专利号KR20080114030

  • 发明设计人 KWAK PAN SUK;LEE DOO YOUL;

    申请日2008-11-17

  • 分类号H01L27/04;H01L27/115;

  • 国家 KR

  • 入库时间 2022-08-21 18:32:42

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号