首页> 外国专利> OVERLAY VERNIER FORMING METHOD, CAPABLE OF IMPROVING OVERLAY ACCURACY OF A PAD MASK AND A PARTITION MASK

OVERLAY VERNIER FORMING METHOD, CAPABLE OF IMPROVING OVERLAY ACCURACY OF A PAD MASK AND A PARTITION MASK

机译:叠加面形成方法,可提高垫面和分隔面的叠加精度

摘要

PURPOSE: An overlay vernier forming method is provided to prevent the degradation of the overlay accuracy by forming an outer vernier pattern of a mesa structure and preventing the formation of the nitride film residue on the peripheral circuit region.;CONSTITUTION: A semiconductor substrate(200) defines a first area(A) forming a partition mask and a second area(B) forming a pad mask. First and second hard mask films(205, 210) and a partition object film are formed on the semiconductor substrate. The partition object film is patterned and the partition pattern is formed on the first area of the semiconductor substrate. A spacer material film is formed on the exposed surface of the hard mask film of the partition pattern and the second area.;COPYRIGHT KIPO 2010
机译:目的:提供一种覆盖游标形成方法,以通过形成台面结构的外部游标图案并防止在外围电路区域上形成氮化膜残留物来防止覆盖精度的降低。;构成:半导体衬底(200) )限定形成分隔掩模的第一区域(A)和形成焊盘掩模的第二区域(B)。在半导体衬底上形成第一和第二硬掩模膜(205、210)以及分隔物膜。对分隔物膜进行构图,并在半导体衬底的第一区域上形成分隔物图案。在分隔图案和第二区域的硬掩模膜的暴露表面上形成间隔材料膜。; COPYRIGHT KIPO 2010

著录项

  • 公开/公告号KR20100076683A

    专利类型

  • 公开/公告日2010-07-06

    原文格式PDF

  • 申请/专利权人 HYNIX SEMICONDUCTOR INC.;

    申请/专利号KR20080134810

  • 发明设计人 KIM TAE HUAN;

    申请日2008-12-26

  • 分类号H01L23/544;

  • 国家 KR

  • 入库时间 2022-08-21 18:32:20

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号