首页> 外国专利> Method, apparatus and system for designing an integrated circuit including generating at least one auxiliary pattern for cell-based optical proximity correction

Method, apparatus and system for designing an integrated circuit including generating at least one auxiliary pattern for cell-based optical proximity correction

机译:用于设计集成电路的方法,装置和系统,包括产生至少一个辅助图案以用于基于单元的光学接近度校正

摘要

Method and apparatus for designing an integrated circuit. A new layout is generated for at least one standard cell that incorporates an auxiliary pattern on a gate layer to facilitate cell-based optical proximity correction. An original placement solution is modified for a plurality of standard cells to permit incorporation of cells containing auxiliary patterns while improving an objective function of a resulting placement solution for the plurality of standard cells.
机译:用于设计集成电路的方法和设备。为至少一个标准单元生成新的布局,该标准布局在栅极层上合并了辅助图案,以促进基于单元的光学邻近校正。修改了用于多个标准单元的原始放置解决方案,以允许合并包含辅助图案的单元,同时改善了用于多个标准单元的所得放置解决方案的目标功能。

著录项

  • 公开/公告号US7873929B2

    专利类型

  • 公开/公告日2011-01-18

    原文格式PDF

  • 申请/专利权人 ANDREW B. KAHNG;CHUL-HONG PARK;

    申请/专利号US20070893096

  • 发明设计人 ANDREW B. KAHNG;CHUL-HONG PARK;

    申请日2007-08-14

  • 分类号G06F17/50;

  • 国家 US

  • 入库时间 2022-08-21 18:09:07

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号