要解决的问题:省略SRAM作为备用存储电路。
解决方案:关闭系统时,备用存储器电路构建在FPGA 3中,并由备用电源5供电。打开系统时,存储在FPGA 3中的数据被读入到工件中。 DRAM 2的存储器。随后,在FPGA 3中构造I / O控制电路,并执行导航处理。当系统关闭时,备用存储器电路再次在FPGA 3中构建,并且下次打开系统时所需的数据从DRAM 2中存储的数据中传输到备用存储器电路中,然后系统已关闭。
版权:(C)2009,日本特许厅&INPIT
公开/公告号JP5145558B2
专利类型
公开/公告日2013-02-20
原文格式PDF
申请/专利权人 クラリオン株式会社;
申请/专利号JP20070265192
发明设计人 篠田 剛史;
申请日2007-10-11
分类号G06F1/30;G01C21/26;G08G1/0969;
国家 JP
入库时间 2022-08-21 16:55:19