首页> 外国专利> Statistical delay and noise calculation considering cell and interconnect variations

Statistical delay and noise calculation considering cell and interconnect variations

机译:考虑单元和互连变化的统计延迟和噪声计算

摘要

The electrical circuit timing method provides accurate nominal delay together with the delay sensitivities with respect to different circuit elements (e.g., cells, interconnects, etc.) and variational parameters (e.g., process variations; environmental variations). All the sensitivity computations are based on closed-form formulas; as a consequence, the method provides rapidly and at low cost high accuracy and high numerical stability.
机译:电路定时方法提供了准确的标称延迟以及对不同电路元件(例如,单元,互连等)和变化参数(例如,工艺变化;环境变化)的延迟敏感性。所有灵敏度计算均基于闭式公式。结果,该方法快速且低成本地提供了高精度和高数值稳定性。

著录项

  • 公开/公告号US8495544B2

    专利类型

  • 公开/公告日2013-07-23

    原文格式PDF

  • 申请/专利权人 MUSTAFA CELIK;JIAYONG LE;

    申请/专利号US20100928833

  • 发明设计人 MUSTAFA CELIK;JIAYONG LE;

    申请日2010-12-21

  • 分类号G06F17/50;

  • 国家 US

  • 入库时间 2022-08-21 16:45:15

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号