首页> 外国专利> Technique for improving the performance of a tessellation pipeline

Technique for improving the performance of a tessellation pipeline

机译:改善曲面细分管线性能的技术

摘要

A tessellation pipeline includes an alpha phase and a beta phase. The alpha phase includes pre-tessellation processing stages, while the beta phase includes post-tessellation processing stages. A processing unit configured to implement a processing stage in the alpha phase stores input graphics data within a buffer and then copies over that buffer with output graphics data, thereby conserving memory resources. The processing unit may also copy output graphics data directly to a level 2 (L2) cache for beta phase processing by other tessellation pipelines, thereby avoiding the need for fixed function copy-out hardware.
机译:镶嵌管线包括alpha阶段和beta阶段。 alpha阶段包括细分前处理阶段,而beta阶段包括细分后处理阶段。配置为在Alpha阶段实现处理阶段的处理单元将输入图形数据存储在缓冲区内,然后在缓冲区上复制输出图形数据,从而节省了内存资源。处理单元还可以将输出图形数据直接复制到2级(L2)高速缓存中,以通过其他细分管道进行Beta阶段处理,从而避免需要固定功能的复制硬件。

著录项

  • 公开/公告号US9111360B2

    专利类型

  • 公开/公告日2015-08-18

    原文格式PDF

  • 申请/专利权人 NVIDIA CORPORATION;

    申请/专利号US201313829501

  • 发明设计人 ZHENGHONG WANG;ZIYAD S. HAKURA;

    申请日2013-03-14

  • 分类号G06T1/20;

  • 国家 US

  • 入库时间 2022-08-21 15:21:52

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号