首页> 外国专利> A technique for reducing plasma induced etch damage during the fabrication of vias in interlayer dielectrics

A technique for reducing plasma induced etch damage during the fabrication of vias in interlayer dielectrics

机译:减少层间电介质中通孔制造过程中等离子体引起的蚀刻损伤的技术

摘要

A method comprising: forming a first conductive charge balance layer (211, 211a) over a dielectric layer (206) of a metallization structure (212) of a microstructure device (200), the first charge balance layer (211, 211a) connecting laterally adjacent regions of the dielectric layer (206) and wherein each of the regions receives an opening therein for receiving a conductive material therein, the first conductive charge balance layer (211, 211a) comprising a conductive polymer material; Forming an antireflective coating (207) over the first conductive charge balance layer (211, 211a); and performing a plasma enhanced etching process to form the openings using the first conductive charge balance layer (211, 211a).
机译:一种方法,包括:在微结构器件(200)的金属化结构(212)的电介质层(206)上形成第一导电电荷平衡层(211、211a),第一电荷平衡层(211、211a)横向连接。介电层(206)的相邻区域,并且其中每个区域在其中接收用于容纳导电材料的开口,第一导电电荷平衡层(211、211a)包括导电聚合物材料;在第一导电电荷平衡层(211、211a)上形成抗反射涂层(207);使用第一导电电荷平衡层(211,211a)进行等离子体增强蚀刻工艺以形成开口。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号