可重新配置处理器集合的处理器阵列

摘要

本发明提供了一种可重新配置处理器集合的处理器阵列，包括多个处理器集合，处理器集合之间通过全局总线和全局总线交换单元相互连接；处理器集合包括一个主处理器和零个或零个以上从处理器，对于零个以上从处理器的情况，在每一个处理器集合中，主处理器通过局部总线与局部总线交换单元连接，多个从处理器均连接到局部总线交换单元，局部总线交换单元之间通过局部总线连接；数据读总线把一个处理器集合中的所有从处理器串联成一个队列，队列尾部连接到主处理器。本发明的处理器阵列是建立在结合并行处理结构和多态硬件结构的基础上的，是一个可以同时满足并行处理和可重新配置硬件的多核心处理器平台。