CMIS型半导体非易失存储电路

摘要

本发明是一种半导体非易失存储电路，其特征在于，有2个具有相同特性的MISFET型晶体管，通过在某个特定的期间，把第1晶体管的栅极的电压控制为电源电位或者接地电位以外的电压值，控制第1晶体管的导通状态，引起导通电阻值的劣化，将由此产生的第1与第2晶体管的性能差，通过同时使两个晶体管导通并根据其电流差来读出，从而进行“0”存储及其读出，另外与此相反，通过使第2晶体管侧的性能的劣化，而对第1晶体管不进行劣化来进行“1”存储。