一种动态局部可重构嵌入式数据控制器芯片的实现方法

摘要

本发明公开了一种动态局部可重构的嵌入式数据控制器芯片的实现方法。本发明采用FPGA芯片实现动态局部可重构嵌入式数据控制器芯片。支持IBM开发的CoreConnect总线的标准。CoreConnect技术使多个芯片核(IP Core)相互连接成为一个完整的新芯片成为可能。本发明实现的可重构嵌入式数据控制器芯片采用CoreConnect总线架构，采用PLB总线连接高性能的处理器核、内存控制器以及基本的外围的芯片核，可重构部分通过OPB总线进行连接。可重构部分既可是外围设备的芯片核，也可是底层算法核，而其他逻辑部分保持不变。在可重构模块占有宽度内的所有器件资源都属于可重构模块所有，可重构模块的边界必须是确定不变的。当模块间有通讯时，在边界上使用Bus Macro。