一种面向SLAM后端优化的舒尔消除加速器

摘要

一种面向SLAM后端优化的舒尔消除加速器，包括算法控制模块，用于完成控制信号的维护；预取控制模块，用于完成输入投影误差数据和雅可比矩阵数据的预取操作；数据缓存访问控制模块，用于完成数据缓存的地址生成和读写请求，包括不同矩阵数据的地址维护和读请求的提前发起；运算模块，用于完成矩阵相乘、矩阵求逆、矩阵相加减、矩阵与常数的乘法；数据重排及其控制单元，用于完成数据的重新组合；输入输出缓存单元，用于完成预取输入的提前缓存以及输出时的数据缓存；数据缓存单元，用于完成运算过程中中间数据的缓存。本发明通过提出FPGA加速器方案对舒尔消除过程进行硬件加速，让传统嵌入式平台能够以更高的性能去执行BA优化过程。