一种基于CFO自适应技术的时钟同步模块

摘要

本发明公开了一种基于CFO自适应技术的时钟同步模块，包括：同步单元，接收外部信号，并进行混频和解调；FPGA，通过CFO自适应技术控制同步单元进行误差纠偏；ADC，接收同步单元输出的解调信号并进行模数转换。所述同步单元为两级超外差结构。其中第一级混频所需的本振用DDS实现。ADC则采用高速采样高精度器件方案。本发明的实质性效果包括：在设计上仅依靠外部接收机电路结构的自然属性，利用FPGA做算法处理，进行频率自纠偏，使得链路上最终本地时钟和ADC时钟达到同步，算法简单实用，很实现误图率和误包率降低，射频性能也更优。