一种国产化的VPX架构B码对时方法及装置

摘要

本发明涉及一种国产化的VPX架构B码对时装置，属于国产通讯对时技术领域。本发明的B码对时装置采用高速VPX总线，所有元器件均采用国产化设计，可以实现多路B码的解码和编码；采用编码和解码“软分离”的策略，即编码和解码分别由两片独立的FPGA负责，又存在相互校验回还的通路，B码对时的精度可以得到有效的保证。解码FPGA和编码FPGA通过CPU 2K1000的统一调配，可实现对收到的B码解码以后的回还对时，以及自行编码以后的解码校对；采用冗余设计，对时的精度可以达到1微秒。