一种基于FPGA的SoC原型验证方法

摘要

本发明公开了一种基于FPGA的SoC原型验证方法，所采用的原型验证系统由母板和子板两部分构成，所述母板的FPGA包含SoC待测模块(1)以及母板接口控制模块(2)；子板通过测试连接器(3)与母板连接；子板FPGA包含子板接口控制模块(4)以及测试接口(5)；母板接口控制模块(2)利用时分复用技术将待测模块信号压缩发送到子板接口控制模块(4)，子板接口控制模块(4)提取并解析信号分配到测试接口(5)，测试接口(5)与测试设备连接。本方法摆脱了原型验证系统FPGA存储资源有限，使用内建逻辑分析仪工具ChipScope受到测试信号位宽、采样深度限制，由于不需使用ChipScope，可以显著降低FPGA存储资源使用率，缩短FPGA实现过程，对提高验证测试效率有很高实用价值。