一种基于电路性能的多裸片结构FPGA的布局方法

摘要

本发明公开了一种基于电路性能的多裸片结构FPGA的布局方法，涉及FPGA领域，该方法将一个大的用户输入网表切割为多个小的子网表，确保每个裸片可以有足够的资源对各个小的子网表进行布局，在固定所有IO口的位置后，对裸片之间的信号连接关系进行电路性能分析确定其关键指数，根据其关键指数在裸片上选定连接点形成与其匹配的连接路径并添加虚拟加力点，然后基于虚拟加力点对相应连接点的牵引作用和指定位置的IO口的牵引作用对各个裸片进行单裸片布局，裸片间相互牵引且利用电路性能更优的连接路径排布形成电路性能较差的信号连接关系，可以使得整个多裸片结构FPGA整体电路性能趋于最优。