一种基于LDPC码的存储芯片容错装置及容错纠错方法

摘要

本发明公开了一种基于LDPC码的存储芯片容错装置及容错纠错方法。提供的技术方案是：采用TSV纵向垂直集成技术将正常数据存储载体晶圆和纠错控制载体晶圆构成三维堆叠式存储单位，纠错控制晶圆承载容错校验数据和纠错控制单元，共享正常数据存储体的地址、数据和控制总线；(2)纠错控制器定时读取正常数据和容错数据，进行基于LDPC码的Two‑bit比特翻转译码，若译码成功，则进行纠错数据回写操作，否则结束译码；(3)进行读写冲突检测，若无冲突，立即将纠错后的正确数据分别回写到存储单元和校验单元中，否则启用避让策略，继续等待，直至数据成功回写或冲突检测失败。具有超强纠错能力，便于电子封装，易于硬件实现，可用于高速Cache、闪速内存、SSD等存储容错领域。