用于调试逻辑系统设计的方法、仿真器及存储介质

摘要

本公开提供一种用于调试逻辑系统设计的方法，其中，所述逻辑系统设计包括待调试的目标模块，所述方法包括：接收与所述逻辑系统设计关联的第一门级网表以及与所述目标模块关联的第二门级网表，其中所述第一门级网表和所述第二门级网表是基于所述逻辑系统设计的描述而生成的；运行所述第一门级网表以获得所述目标模块的输入信号的运行时信息；以及，基于所述目标模块的输入信号的运行时信息，运行所述第二门级网表以获得所述目标模块的运行时信息。