支持多队列的共享缓存动态门限早期丢弃装置

摘要

本发明提供一种支持多队列的共享缓存动态门限早期丢弃装置属于IP技术领域，并在一片现场可编程门阵列(FPGA)上实现，其特征在于：含有如图1的电路：IP分组分割电路(1-1)；动态门限早期丢弃电路(1-2)；cell计数电路(1-3)；空闲块管理电路(1-4)；DDR控制器(1-5)；队列调度电路(1-6)；片外DDR存储器(1-7)。它能根据每个当前活跃的队列的平均队列长度和整个共享缓存区的平均队列长度来动态调整随机早期检测(RED)算法的参数，提出了支持多队列的共享缓存动态门限早期丢弃方法，其丢包率更小，缓存利用率更高，同时兼顾公平性。支持多队列的共享缓存动态门限早期丢弃方法保持了RED和动态门限(DT)机制的优点，并且用阶梯式丢弃曲线近似，利于在FPGA中实现。