一种支持动态精度的DNN加速器及其实现方法

摘要

一种支持动态精度的DNN加速器及其实现方法，包括突触存储SBin、输入神经元存储NBin、输出神经元存储NBout以及S‑PIP阵列，S‑PIP阵列包括128*8个S‑PIP，突触存储SBin从DRAM中缓存128个卷积核，每个卷积核中突触值缓存到每个S‑PIP中的突触寄存器SR中，作为S‑PIP的输入；输入神经元存储NBin从DRAM中缓存8个神经元窗，每个神经元窗包含16个神经元值，每个神经元窗中的神经元值作为S‑PIP的输入；每个S‑PIP的计算结果输出到输出神经元存储NBout，输出神经元存储NBout缓存到DRAM。本发明提高了卷积层和全连接层的加速比，同时降低了神经元存储带宽。