一种基于FPGA芯片的进位链工艺映射方法

摘要

本发明涉及一种基于FPGA芯片的进位链工艺映射方法，该方法包括以下步骤：获取全部算数运算宏模块；针对全部算数运算宏模块分别进行消耗值估算，以及根据每个算数运算宏模块的消耗值对全部算数运算宏模块进行排序；计算FPGA芯片上可用的进位链余量；估算消耗值最大的算数运算宏模块的进位链使用量；将FPGA芯片上可用的进位链余量与所述消耗值最大的算数运算宏模块的进位链使用量进行比较，如果消耗值最大的算数运算宏模块的进位链使用量不大于FPGA芯片上可用的进位链余量，则消耗值最大的算数运算宏模块使用进位链的方式进行映射。本发明可以动态决定算数运算宏模块是否采用进位链进行工艺映射，更好的满足了FPGA芯片的设计要求。