PBKDF2密码算法加速方法及所用装置

摘要

本发明公开了一种PBKDF2密码算法加速装置，包括由FPGA与通用CPU组成的CPU+FPGA异构系统。本发明还同时提供了一种PBKDF2密码算法加速方法，该方法包含以下步骤：1)、初始化：将预计算部分和在执行PBKDF2算法循环体之前的部分在CPU中进行计算，并将计算结果通过总线接口传输至FPGA；2)、循环：将PBKDF2算法中计算密集的循环体部分放置在FPGA上，利用优化手段提升FPGA上的加速效果以及资源利用效率，并将计算结果通过总线接口传输至CPU；3)、校验：读取FPGA加速计算后得到的结果数据，并执行运算结果汇总以及校验值计算判定。