在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法

摘要

本发明公开了一种在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法，包括抑制生瓷变形步骤和叠层前涂覆粘接涂层步骤，前者预先将生瓷进行脱膜、老化，再对老化后的生瓷二次贴膜，消除膜与生瓷之间的残余应力，将形变量由传统的0.06％以上降低到0.03％以下；后者是在生瓷叠层前，在35℃～50℃热板上，在生瓷上涂一层粘接涂层，叠层后实现相邻层生瓷粘接，使生瓷各层得到整体固定，再进入后续工序，该粘接涂层可在400～600℃温度区间分解、排出，不干扰电路基板性能，具有良好兼容性。本发明的工艺方法成本低、适用范围广、使用方便，能有效提高电路基板层间对位精度，对位精度在30μm以下。