法律状态公告日
法律状态信息
法律状态
2018-07-20
授权
授权
2017-01-18
实质审查的生效 IPC(主分类):G09G3/3225 申请日:20160824
实质审查的生效
2016-12-21
公开
公开
机译: 用于半导体存储器件的数据输出缓冲器,具有缓冲器单元,该缓冲器单元基于从延迟控制单元获得的缓冲器使能信号,将数据从缓冲器输入线输出到缓冲器输出线
机译: 存储器单元,即动态RAM,一种操作方法,涉及在提供用于将读信息从存储器区域传送到输出缓冲器的读指令之后的时间间隔,在存储器区域和输出缓冲器之间产生读连接。
机译: 适用于源驱动器集成电路的输出缓冲器的输出驱动电路,能够有效地阻塞静态电流路径