一种优化存储器逻辑分区结构的非CPU集成电路卡

摘要

本发明公开一种优化存储器逻辑分区结构的集成电路卡，包括地址计数器、存储器、I/O接口及控制器，所述存储器的逻辑分区中包含一个可写入访问权限控制字的控制区，以及若干由所述控制字的不同控制位分别确定访问权限的用户数据区，所述控制器还包含一个存储器访问方式寄存器，所述控制器根据分区指示信号、操作指示信号以及所述寄存器中相应控制位的值进行逻辑运算，控制对各用户数据区的操作使能信号的产生。本发明IC卡的多个用户数据区由发行商分别进行访问权限的设定，可以适应业务变化对IC卡存储器各数据区权限和容量的不同需求，大大节省了开发时间与成本。