一种RISC处理器的浮点处理单元集成电路及方法

摘要

本发明一种RISC处理器的浮点处理单元集成电路，包括七级的定点流水线和六级的浮点流水线，以及与门；其中集成方法包括，对处理器流水线停顿的控制管理的步骤；对浮点流水线各流水级的执行控制步骤。通过浮点流水线的对应设置，以及对定点流水线中存储器访问模块访问控制逻辑和异常处理模块对异常情况的处理逻辑的共用，使得浮点集成结构清楚，在充分利用原定点处理器逻辑的同时，对原定点流水线设计逻辑改动小，并减少了浮点流水线的控制逻辑，降低了功耗；集成方法具有通用性，实现定点和浮点流水线协同工作，共同实现定点和浮点指令执行，在一个时钟周期内完成两个源操作数的读取和一个运算结果的写入操作，且无其他特殊等待周期，效率高。