基于single‑port SRAM的转置矩阵的地址映射算法

摘要

本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC视频编码标准下2D‑DCT/IDCT中基于single‑port SRAM的转置矩阵的地址映射算法。地址映射算法基于对矩阵分块求转置的运算，即先对矩阵进行分块，然后分别以小尺寸块矩阵和基本元素为单元对整个矩阵和小尺寸块矩阵求转置，小尺寸块矩阵的转置可以直接通过排序实现。本发明基于变换单元（TU）进行，支持HEVC允许的4种TU大小并可实现固定的吞吐率：32pixes/cycle，适用于高吞吐率的2D‑DCT/IDCT及高性能的视频编解码器中。本发明硬件结构实现可以减小40%左右的面积；相比于已有的基于single‑port SRAM的转置矩阵的地址映射算法，可以在不增加硬件开销的情况下，获得更高的吞吐率，实现高清视频的实时编码。