高频DC‑DC降压拓扑和集成芯片以及相关系统

摘要

本申请公开了一种高频DC‑DC降压拓扑及其集成芯片，本申请公开的所述高频DC‑DC降压拓扑中设置有所述第一MOS管和所述谐振电感，使得所述高频DC‑DC降压拓扑中的第二MOS管与第三MOS管实现了零电压导通，即本申请提供的所述高频DC‑DC降压拓扑中的开关管全部实现了软开关控制，因此本申请提供的高频DC‑DC降压拓扑明显降低了在甚高频状态下工作时的能量损耗。