优化的蒙哥马利模乘硬件

摘要

本发明公开了一种优化的蒙哥马利模乘方法、模平方方法和模乘硬件，在原始FIOS（Finely integrated operand scanning）算法基础上进行了优化，模乘硬件主要包括3个单端口SRAM和一个双端口SRAM，一个32位乘法器，一个34位加法器，一个4‑2压缩器，一个64位寄存器以及6个32位寄存器。本发明采用两级并行流水线的高基模乘器，第一级32位乘法器完成AB操作，第二级加法器完成T+AB+C运算，实现32‑2048位的模乘运算，不仅减少了芯片的面积，也提高了模乘运算性能。