一种求幂装置及包含该装置的纠错译码装置

摘要

本发明公开一种求幂装置及包含该装置的纠错译码装置，所述求幂装置包括一个首零检测装置，以便根据有效指示信号对迭代后的多项式信号进行最高位长连零的检测，所述首零检测装置包括一个零比较器、至少两个延时寄存装置，其特征是：所述多项式信号和有效指示信号输入一个与门，并且增加了一个首零辨认逻辑装置，它可以根据输入信号生成并输出一个首零脉冲检测信号，该信号保证该与门的输出信号就是检测的结果信号。由于与门是一个并行的同层次逻辑，其得出的输出信号就与输入信号同步而不是晚一拍，与现有技术相比，一次迭代将节约一个时钟周期，多次迭代效果更加明显大大缩短了该装置的延时。