一种小功率使用场合的FPGA供电电路

摘要

一种小功率使用场合的FPGA供电电路，设有主控芯片U12和负载芯片U24；主控芯片U12为负载芯片U24提供电源支持；输入去耦电路加在主控芯片U12的功率电源输入引脚；电阻R951连接在主控芯片U12的反馈引脚；电容C852加在主控芯片U12的输出跟踪和软启动引脚；电容C857加在主控芯片U12的电流阈值控制及相位补偿引脚；电阻R949作为主控芯片U12的隔地电阻；输出去耦电路加在主控芯片U12的功率电源输出引脚。本实用新型适合FPGA小功率使用场合，降低硬件设计的复杂程度，减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。

说明书

技术领域

本实用新型属于供电电路技术领域，具体涉及一种小功率使用场合的FPGA供电电路。

背景技术

FPGA是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，本身构成了半定制电路中的典型集成电路，其中含有数字管理模块、内嵌式单元、输出单元以及输入单元等，解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

现有方案中，国产FPGA的供电，都是基于多种分立电源供电，各自提供VCC_INT、VCC_BRAM、VCC_AUX、VCC_3V3各个部分的供电，电路设计相对复杂，硬件设计的复杂程度高，占用PCB板的面积较大，对于PCB板较小、布局紧张的电路板而言，布局压力太大，设计的可靠性和稳定性差，甚至无法实现。

实用新型内容

为此，本实用新型提供一种小功率使用场合的FPGA供电电路，解决现有小功率场合供电方案设计复杂程度高，可靠性和稳定性差的问题。

为了实现上述目的，本实用新型提供如下技术方案：一种小功率使用场合的FPGA供电电路，包括主控芯片U12和负载芯片U24；主控芯片U12为负载芯片U24提供电源支持；

主控芯片U12配置有输入去耦电路、电阻R951、电容C852、电容C857、电阻R949和输出去耦电路；输入去耦电路加在主控芯片U12的功率电源输入引脚；电阻R951连接在主控芯片U12的反馈引脚；电容C852加在主控芯片U12的输出跟踪和软启动引脚；电容C857加在主控芯片U12的电流阈值控制及相位补偿引脚；电阻R949作为主控芯片U12的隔地电阻；输出去耦电路加在主控芯片U12的功率电源输出引脚。

作为小功率使用场合的FPGA供电电路优选方案，输入去耦电路包括去耦电容C855、去耦电容C851、去耦电容C849和去耦电容C854；

去耦电容C855、去耦电容C851、去耦电容C849和去耦电容C854相互并联后加在主控芯片U12的功率电源输入引脚。

作为小功率使用场合的FPGA供电电路优选方案，输出去耦电路包括去耦电容C841、去耦电容C838、去耦电容C846、去耦电容C839、去耦电容C840、去耦电容C848、去耦电容C842、去耦电容C843、去耦电容C836、去耦电容C860、去耦电容C861和去耦电容C858；

去耦电容C841、去耦电容C838、去耦电容C846、去耦电容C839、去耦电容C840、去耦电容C848相互并联后加在主控芯片U12的功率电源输出引脚VCC_INT；

去耦电容C842、去耦电容C843、去耦电容C836相互并联后加在主控芯片U12的功率电源输出引脚VCC_AUX；

去耦电容C860、去耦电容C861和去耦电容C858相互并联后加在主控芯片U12的功率电源输出引脚VCC_3V3。

作为小功率使用场合的FPGA供电电路优选方案，电阻R951通过通道一、通道二加在主控芯片U12的反馈引脚FB1、反馈引脚FB2。

作为小功率使用场合的FPGA供电电路优选方案，还包括电阻R952和电阻R950，电阻R952通过通道三加在主控芯片U12的反馈引脚FB3；电阻R950通过通道四加在主控芯片U12的反馈引脚FB4。

作为小功率使用场合的FPGA供电电路优选方案，还包括电容C856和电容C850，电容C856、电容C850分别加在主控芯片U12另外的输出跟踪和软启动引脚上。

作为小功率使用场合的FPGA供电电路优选方案，还包括电容C847和电容C853，电容C847、电容C853分别加在主控芯片U12另外的电流阈值控制及相位补偿引脚上。

本实用新型具有以下优点：设有主控芯片U12和负载芯片U24；主控芯片U12为负载芯片U24提供电源支持；主控芯片U12配置有输入去耦电路、电阻R951、电容C852、电容C857、电阻R949和输出去耦电路；输入去耦电路加在主控芯片U12的功率电源输入引脚；电阻R951连接在主控芯片U12的反馈引脚；电容C852加在主控芯片U12的输出跟踪和软启动引脚；电容C857加在主控芯片U12的电流阈值控制及相位补偿引脚；电阻R949作为主控芯片U12的隔地电阻；输出去耦电路加在主控芯片U12的功率电源输出引脚。本实用新型适合FPGA小功率使用场合，使用一颗芯片，解决VCC_INT、VCC_BRAM、VCC_AUX、VCC_3V3各个部分多种电压供电的麻烦，并且能够实现上电时序的控制，满足上电时序要求，一方面降低硬件设计的复杂程度，另一方面减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。

附图说明

为了更清楚地说明本实用新型的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。

本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容能涵盖的范围内。

图1为本实用新型实施例中提供的小功率使用场合的FPGA供电电路主控芯片U12电路示意图；

图2为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U24第一部分电路示意图；

图3为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U24第二部分电路示意图；

图4为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U24第三部分电路示意图。

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

由于现有FPGA供电电路设计相对复杂，占用PCB板的面积较大，对PCB板较小，布局紧张的板子而言，布局压力太大，甚至无法实现。为解决VCC_INT、VCC_BRAM、VCC_AUX、VCC_3V3各个部分多种电压供电的麻烦，并且能够实现上电时序的控制，满足上电时序要求，降低硬件设计的复杂程度，减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。本实用新型提供如下具体实施方案。

参见图1、图2、图3和图4，本实用新型实施例提供一种小功率使用场合的FPGA供电电路，包括主控芯片U12和负载芯片U24；主控芯片U12为负载芯片U24提供电源支持；其中负载芯片U24采用SMQ7K325TFFG900IP；

主控芯片U12配置有输入去耦电路、电阻R951、电容C852、电容C857、电阻R949和输出去耦电路；输入去耦电路加在主控芯片U12的功率电源输入引脚；电阻R951连接在主控芯片U12的反馈引脚；电容C852加在主控芯片U12的输出跟踪和软启动引脚；电容C857加在主控芯片U12的电流阈值控制及相位补偿引脚；电阻R949作为主控芯片U12的隔地电阻；输出去耦电路加在主控芯片U12的功率电源输出引脚。

本实施例中，输入去耦电路包括去耦电容C855、去耦电容C851、去耦电容C849和去耦电容C854；去耦电容C855、去耦电容C851、去耦电容C849和去耦电容C854相互并联后加在主控芯片U12的功率电源输入引脚。输出去耦电路包括去耦电容C841、去耦电容C838、去耦电容C846、去耦电容C839、去耦电容C840、去耦电容C848、去耦电容C842、去耦电容C843、去耦电容C836、去耦电容C860、去耦电容C861和去耦电容C858；去耦电容C841、去耦电容C838、去耦电容C846、去耦电容C839、去耦电容C840、去耦电容C848相互并联后加在主控芯片U12的功率电源输出引脚VCC_INT；去耦电容C842、去耦电容C843、去耦电容C836相互并联后加在主控芯片U12的功率电源输出引脚VCC_AUX；去耦电容C860、去耦电容C861和去耦电容C858相互并联后加在主控芯片U12的功率电源输出引脚VCC_3V3。

本实施例中，电阻R951通过通道一、通道二加在主控芯片U12的反馈引脚FB1、反馈引脚FB2。此外，还包括电阻R952和电阻R950，电阻R952通过通道三加在主控芯片U12的反馈引脚FB3；电阻R950通过通道四加在主控芯片U12的反馈引脚FB4。还包括电容C856和电容C850，电容C856、电容C850分别加在主控芯片U12另外的输出跟踪和软启动引脚上。还包括电容C847和电容C853，电容C847、电容C853分别加在主控芯片U12另外的电流阈值控制及相位补偿引脚上。

具体的，主控芯片U12采用SM4644MPY，可以提供四路4A电流，配置灵活，可根据实际需要配置，四通道并联使用，可提供单路16A电流，最大可提供20A峰值电流。

主控芯片U12的外围电路中采用的电子元件及功能原理如下：

去耦电容C855(22uF/25V)：作为输入去耦电容，加在主控芯片U12的功率电源输入引脚，为了保证输入电源的低噪和稳定；

去耦电容C851(22uF/25V)：作为输入去耦电容，加在主控芯片U12的功率电源输入引脚，为了保证输入电源的低噪和稳定；

去耦电容C849(22uF/25V)：作为输入去耦电容，加在主控芯片U12的功率电源输入引脚，为了保证输入电源的低噪和稳定；

去耦电容C854(22uF/25V)：作为输入去耦电容，加在主控芯片U12的功率电源输入引脚，为了保证输入电源的低噪和稳定；

电阻R951(90.9K/1％)：通道一、通道二的反馈引脚FB1、FB2(误差放大器的负输入引脚)。在主控芯片U12内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB1、FB2和地引脚之间，连接电阻R951(90.9K/1％)，实现通道一和通道二电压输出1.0V的要求，最大输出电流可达10A；

电容C852(100nF/16V)：在主控芯片U12的输出跟踪和软启动引脚上配置一个电容，提供软启动功能；

电阻R952(30.1K/1％)：通道三反馈引脚FB3(误差放大器的负输入引脚)。在主控芯片U12内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB3和地引脚之间，连接电阻R952(30.1K/1％)实现通道三电压输出1.8V的要求，最大输出电流可达5A；

电容C856(100nF/16V)：在主控芯片U12的另一输出跟踪和软启动引脚上配置一个电容，提供软启动功能；

电阻R950(13.3K/1％)：通道四的反馈引脚FB4(误差放大器的负输入引脚)。在主控芯片U12内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB4和地引脚之间，连接电阻R950(13.3K/1％)实现通道四电压输出3.3V的要求，最大输出电流可达5A；

电容C850(100nF/16V)：在主控芯片U12的另一输出跟踪和软启动引脚上配置一个电容，提供软启动功能；

电容C857(100nF/16V)：预留配置在主控芯片U12的电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；

电容C847(100nF/16V)：预留配置在主控芯片U12的电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；

电容C853(100nF/16V)：预留配置在主控芯片U12的电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；

电阻R949(0R)：隔地电阻，作为数字地和模拟地隔地设计，保证数字地和模拟地之间互不干扰，提高系统的稳定性和抗干扰能力；

去耦电容C841(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C838(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C846(100nF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C839(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C840(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C848(100nF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C842(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C843(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C836(100nF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C860(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C861(47uF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定；

去耦电容C858(100nF/16V)：作为输出去耦电容，加在主控芯片U12的功率电源输出引脚，为了保证输出电源的低噪和稳定。

综上所述，本实用新型设有主控芯片U12和负载芯片U24；主控芯片U12为负载芯片U24提供电源支持；主控芯片U12配置有输入去耦电路、电阻R951、电容C852、电容C857、电阻R949和输出去耦电路；输入去耦电路加在主控芯片U12的功率电源输入引脚；电阻R951连接在主控芯片U12的反馈引脚；电容C852加在主控芯片U12的输出跟踪和软启动引脚；电容C857加在主控芯片U12的电流阈值控制及相位补偿引脚；电阻R949作为主控芯片U12的隔地电阻；输出去耦电路加在主控芯片U12的功率电源输出引脚。输入去耦电路包括去耦电容C855、去耦电容C851、去耦电容C849和去耦电容C854；去耦电容C855、去耦电容C851、去耦电容C849和去耦电容C854相互并联后加在主控芯片U12的功率电源输入引脚。输出去耦电路包括去耦电容C841、去耦电容C838、去耦电容C846、去耦电容C839、去耦电容C840、去耦电容C848、去耦电容C842、去耦电容C843、去耦电容C836、去耦电容C860、去耦电容C861和去耦电容C858；去耦电容C841、去耦电容C838、去耦电容C846、去耦电容C839、去耦电容C840、去耦电容C848相互并联后加在主控芯片U12的功率电源输出引脚VCC_INT；去耦电容C842、去耦电容C843、去耦电容C836相互并联后加在主控芯片U12的功率电源输出引脚VCC_AUX；去耦电容C860、去耦电容C861和去耦电容C858相互并联后加在主控芯片U12的功率电源输出引脚VCC_3V3。本实用新型适合FPGA小功率使用场合，使用一颗芯片，解决VCC_INT、VCC_BRAM、VCC_AUX、VCC_3V3各个部分多种电压供电的麻烦，并且能够实现上电时序的控制，满足上电时序要求，一方面降低硬件设计的复杂程度，另一方面减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。

虽然，上文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。