一种用于DDR5抑制串扰的布线结构及PCB电路

摘要

本实用新型提出一种用于DDR5抑制串扰的布线结构，包括平行设置的第一传输线和第二传输线，所述第一传输线背向第二传输线的一侧以及第二传输线背向第一传输线的一侧分别间隙设有异形凸起，所述第一传输线的异形凸起和第二传输线的异形凸起对称布置，所述异形凸起的顶部为平面且两侧为弧面。本实用新型还提出一种PCB电路，包括PCB板和设置于PCB板上的布线结构，所述布线结构为所述的用于DDR5抑制串扰的布线结构。本实用新型在不影响体积的前提下使得传输线的容性串扰变大，进而抵消感性串扰，从而使得负载端的串扰最小。