DDR5 1RANK UDIMM内存模组

摘要

本申请涉及一种DDR5 1RANK UDIMM内存模组，包括：DDR5颗粒组：包括分布于内存第一侧的第一DDR5颗粒组及分布于内存第二侧的第二DDR5颗粒组，用于存储输入所述DDR5颗粒的数据，ODT终端匹配电路：用于将命令地址信号线CMD/ADDR及控制信号线CTL上的信号上拉到VTT电压，以终结所述数据信号线DQ/DQS上的信号；串接匹配电路：用于调整所述数据信号线DQ/DQS上的电压；EEPROM芯片：用于存储所述DDR5颗粒组的SPD信息；PM I C电源电路：用于为所述DDR5颗粒组以及EEPROM芯片供电。本申请提供更高的性能，更大的带宽，更快的数据传输和更低的功耗。