DRAM的列选择信号的控制电路及包括其的存取存储器

摘要

本发明属动态随机存取存储器技术领域，涉及一种动态随机存取存储器的列选择信号的控制电路。所述控制电路包括列选择信号生成电路，还包括：与所述动态随机存取存储器的存储单元相应的冗余单元、以及冗余字线驱动模块；其中，当所述冗余单元的放大读出电压与预置的电压阈值相匹配时，所述列选择信号生成电路生成列选择信号。该动态随机存取存储器，其包括存储阵列、存储阵列中的存储单元的读通路，其特征在于，所述存储阵列中还包括冗余单元，所述动态随机存取存储器还包括该列选择信号的控制电路。该动态随机存取存储器在保证读可靠性的同时，提高读操作速度。