一种基于差分采样的剩余时间采样电路和时间数字转换器

摘要

本实用新型公开了一种差分采样的剩余时间采样电路和时间数字转换器，剩余时间采样电路包括基于灵敏放大器的仲裁器、缓冲器和由四个MOS管串联的反相器，CTDC输出信号和Stop信号输入到基于灵敏放大器的仲裁器输入进行比较，仲裁器输出对称性的相反信号Q和P作为由四个MOS管构成反相器的开关控制信号，其中，仲裁器输出Q端连接到反相器NMOS管N1和PMOS管P2的栅极，输出P端连接到另一个PMOS管P1的栅极；反相器中另一个NMOS管N2的栅极通过延时为t的缓冲单元连接到信号In，n＝1,2...16；剩余时间采样电路采用对称式结构，保证电路对CTDC输出信号和Stop信号的采样过程中引入相同的误差。