一种基于集成计数器及译码器的可逆有限状态机

摘要

本实用新型公开了一种基于集成计数器及译码器的有限状态机，所述集成计数器U1的CLK引脚作为状态机的时钟引脚，集成计数器U1的q0脚接译码器U2的A0脚，集成计数器U1的q1脚接译码器U2的A1脚，译码器U2的A2脚接选控信号引脚A，译码器U2的输出端子Y0～Y7分别用与非门组合输出至输出端子Y，Q1，Q2。本实用新型由集成计数器提供时序功能，译码器提供逻辑功能，将状态可逆部分等效拆解成独立状态，基于中规模集成芯片实现了典型4进制8状态的状态机系统设计。