首页> 中国专利> 加速器、基于FPGA的加速系统及CNN网络系统

加速器、基于FPGA的加速系统及CNN网络系统

页面导航

摘要

本公开提供了一种加速器，包括：多个计算单元PE和至少一个多路选择器MUX，MUX分别连接两个相互连接的PE，通过改变MUX的连接状态确定执行运算操作的PE的数量。通过本公开提供的加速器，实现了降低功耗的效果，且实现了算力需求均衡的效果。本公开还提供了一种基于FPGA的加速系统及CNN网络系统。

1. 加速器、基于FPGA的加速系统及控制方法、CNN网络系统 [P] . 中国专利： CN109523019A . 2019-03-26
2. 一种基于FPGA的高资源利用率CNN加速器及其加速方法 [P] . 中国专利： CN112801285A . 2021-05-14
3. CNN 3x3 1x3 3x1 CNN LOW OVERHEAD IMPLEMENTATION OF WINOGRAD FOR CNN WITH 3x3 1x3 AND 3x1 FILTERS ON WEIGHT STATION DOT-PRODUCT BASED CNN ACCELERATORS [P] . KR20210117905A . 2021-09-29

机译： CNN 3X3 1X3 3X1 CNN用于CNN的WinoGrad的WinoGrad的低开销实施，3x3 1x3和3x1滤波器在基于CNN加速器的CNN加速器上
4. LOW OVERHEAD IMPLEMENTATION OF WINOGRAD FOR CNN WITH 3x3, 1x3 AND 3x1 FILTERS ON WEIGHT STATION DOT-PRODUCT BASED CNN ACCELERATORS [P] . US2021294873A1 . 2021-09-23

机译： Winograd为CNN的WinoGrad的低开销实现，其中3×3，1x3和3x1滤波器在基于CNN加速器的CNN加速器上
5. Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator [P] . 美国专利： US10176281B2 . 2019-01-08

机译：生成时钟信号，以实现基于周期的，可重复的基于FPGA的FPGA硬件加速器