基于三级Clos架构的可重配置选路交叉网络

摘要

本实用新型公开了一种基于三级Clos架构的可重配置选路交叉网络。选路交叉网络在FPGA中实现，主要包括配置单元、基础交叉单元和固定数据通路三部分，配置单元完成对基础交叉单元的控制，基础交叉单元内部的可配置数据通路和固定数据通路协同实现网络的选路交叉功能。FPGA缓存配置数据后需要按照数据的时钟周期依次打开第一级、第二级、第三级基础交叉单元与配置数据之间的开关，使其依次生效，完成新、旧网络的无缝衔接。本实用新型的有益效果是：以更少的FPGA逻辑资源和更优的时序实现同样容量的选路交叉功能，并且确保选路交叉结果的重配置不会对现有业务造成影响，有助于降低阻塞率，并具有良好的可扩展性和高度的灵活性。