钳位休眠定态逻辑电路、半导体存储器

摘要

本实用新型提供了一种钳位休眠定态逻辑电路，第奇数个逻辑单元的电源端相连至第一节点，并通过第一开关晶体管连接至第一电源，第偶数个逻辑单元的接地端相连，并通过第二开关晶体管连接至第二电源，在第一开关晶体管关断后，第一钳位电路将第奇数个逻辑单元的电源端的电压钳位至第一阈值电压，第二开关晶体管关断后，第二钳位电路将第偶数个逻辑单元的接地端电压钳位至第二阈值电压。当钳位休眠定态逻辑电路从休眠状态恢复时，第一节点处的电压从第一阈值电压恢复到第一电源的电压，第二节点处的电压从第二阈值电压恢复到第二电源电压，使得恢复的电压差减小，从而降低了恢复时间。本实用新型还提供另一种钳位休眠定态逻辑电路以及半导体存储器。