一种Reed-Solomon码译码电路

摘要

本发明公开了一种Reed-Solomon码译码电路，包括依次连接的3t+1个处理单元和1个控制单元，所述3t+1个处理单元依据从所述控制单元接收的a信号、b信号、第零控制信号、第一控制信号和第二控制信号进行迭代运算以获得错误值多项式ω(x)和错误位置多项式σ(x)的系数。本发明可降低硬件实现复杂度：第一，根据多项式运算的规律，将度数降低的多项式与度数增加的多项式合并在一起，有效地减小了电路复杂度和规模；第二，将ME算法中的移位操作进行了重新分配，固定了算法结束时需要的迭代次数，省去了常规算法中对算法结束条件的判断，相应地，硬件结构中的控制逻辑和控制通路得到了简化，提高了电路的最大工作频率和降低电路面积。