一种低电压下具电源纹波抑制的带隙基准电路

摘要

本实用新型提供了一种低电压下具电源纹波抑制的带隙基准电路，包括：连接在一起的第一PMOS管与第二PMOS管的栅极，分别与放大器的输出端和第三PMOS管的栅极相连，第一PMOS管的漏极与该放大器的负输入端连接，第二PMOS管的漏极与该放大器的正输入端连接，第一PMOS管和第二PMOS管各自的源极分别作为基准电流的输入端，第三PMOS管的源极作为基准电压的电源输入端，该第三PMOS管的漏极作为基准电压的输出端。本实用新型能够在不提高电源电压、不增加芯片尺寸以及不影响稳定性的前提下提升低电压下对大电源纹波非常强的抑制能力。