QC_LDPC高速部分并行信道译码器

摘要

本实用新型公开了一种QC_LDPC高速部分并行信道译码器，它涉及通信领域中译码速率高、纠错能力强、占用资源少的高速译码器装置。它由A/D变换电路、信息初始化电路、外部信息存储电路、行更新电路、列更新电路、更新控制电路、译码判决电路和本振等部分组成。译码速率和硬件资源消耗是LDPC码译码器ASIC实现时需要考虑的两个重要因素，两者是一对矛盾，较高的译码速率往往意味着更大的资源消耗。本实用新型适用于多种不同的调制方式，具有根据调制方式选择初始化方式的特点，对于存储矩阵信息，采用了循环移位的方式进行控制，实现了资源的节约利用，在硬件实现复杂度要求低，通信速率要求越来越高的无线通信和深空通信等通信领域得到广泛的应用。